微波工程 （第3版）
（美）DAVID M.POZAR著 张肇仪 周乐柱 吴德明等译
深亚微米FPGA结构与CAD设计 12083165 2
未知
CMOS射频集成电路设计(第二版) —— The Design of CMOS Radio-Frequency Integrated ...
美 & Thomas H. Lee 著 & 余志平 周润德 等译
RF Circuit Design (Information and Communication Technology ...
Richard C. Li
一种具有温度补偿 高电源抑制比的带隙基准源 何捷 (1)
Virtuoso Spectre Circuit Simulator RF Analysis Theory
Cadence Design Systems, Inc.
Microsoft Word - 0TitlePageVbook.doc
VC
te.2005.杨氏零点再发现
CMOS射频集成电路分析与设计 (池保勇, 余志平, 石秉学)
基于斩波技术的CMOS运算放大器失[..]
开关电源设计 第3版
（美）普利斯曼，比利斯，莫瑞著
EE214B Advanced Analog Integrated Circuit Design Winter2016 ...
Elementary Differential Equations and Boundary Value Problems
William E. Boyce & Richard C. Diprima & Douglas B. Meade
CMOS Schmitt trigger design - Circuits and Systems I: Fundamental ...
IEEE
射频微电子学
Zhiping Yu
Katsuhiko Ogata
dynstab2/ThePirateBay
IEEE Std 1801™-2018, IEEE Standard for Design and Verification ...
Design Automation Standards Committee of the IEEE Computer Society
CN105530002B-中电华大[..]
逐达逼近型模数转换器的低功耗与高速[..]
Next-Generation ADCs, High-Performance Power Management, and ...
高精度sigma-delta ADC设计研究与实现
mssc.2015.The StrongARM Latch
基于Latch的CMOS动态比较器的研究
mssc.2015.Razavi-The StrongARM Latch
Continuous-Time Sigma-Delta AD Conversion Fundamentals, Performance ...
HIGH SPEED AND LOW POWER DYNAMIC LATCH COMPARATOR
Advanced data converters G Manganaro
e采样与adc
Abidi-Pan, Hui.University of California, Los Angeles
SAR ADC-MIT
SAR A／D转换器中电容失配问题的分析
通信标准对数据转换器的要求V1.0
高性能流水线模数转换器及其数字校准[..] 贾华宇
12bit pipeline ADC design
应用于流水线ADC的比较器的设计与研究
适宜于系统集成的高速高精度模数转换[..]
高速模数转换器动态参数的定义和测试
1.5Bit 级pipelined+ADC典型单[..]
12位50Msps流水线A D转换器的研究与设计
AD9635 cn
16位高速CMOS流水线模数转换器[..] (1)
基于功耗优化的Pipelined+[..] (1)
参考书 芯片接口库IO LIBRARY和ESD电路的研发设计应用 (OCR) 王国立
模拟集成电路信号完整性中抖动与振铃[..]
一种自参考结构的高速高精度片上时钟[..]
CN105763219A-2016[..]
ISSCC2021-SC3
ISSCC2021-SC1
ISSCC2021-SC2
ISSCC2021-SC4
CN103036558B-SMIC[..]
js.2010.PFD biased with shunt regulator
CN106357266B-华为20[..]
LOCK DETECTION CIRCUIT AND LOCK (56) Oct. 18, 2011 References ...
MSSC.2016.B. Razavi-TSPC Logic
PLL WITH LOW SPURS
PHASE ERROR CANCELLATION
PHASE-INTERPOLATOR BASED PLL FREQUENCY SYNTHESIZER
全单片集成的多模CMOS正交频率综[..]
基于延迟锁相环的时钟发生器设计
锁相环相位噪声与环路带宽的关系分析
14984226455248291[..]
PLL频率合成器的杂散性能分析
Wiener-Khinchin theorem
2004Beek
锁相环型频率综合器中的高速分频器 袁泉
thesis.dvi
系统芯片中的全数字锁相环设计
2019 Book Digital Subsampling Phase Lock Techniques for Frequency ...
Frontmatter
基于 DLL倍频技术的 1GHz本地振荡器设计 英文 李金城
14990665645773625[..]
DELAY LOCKLOOP CIRCUIT
DUTY CYCLE CORRECTION CIRCUITRY
ISM-PLL
tcsii.2005.A new modeling and optimization of gain-boosted cascode ...
工作在亚阈值区CMOS OTA的研究
反馈运算放大器电路的噪声分析和设计