基于延迟锁相环的时钟发生器设计
未知
Session 25: DRAM
Microsoft Word - Frequency Response.doc
rayork
A 3.3-V 12-b 50-MS/s A/D converter in 0.6-/spl mu/m CMOS with ...
IEEE
艾伦教材答案
Spectre Circuit Simulator Components and Device Models Reference
Inc. Cadence Design Sys tems
untitled
BOOK-010005000009[..]
zhenying.luo
IEEE Std 802.11ac™-2013, IEEE Standard for Information technology—Teleco[..] ...
LAN/MAN Standards Committee of the IEEE Computer Society
天线(第三版)约翰克劳斯中文高清全本
一种应用于MCU待机模式的超低功耗[..]
一种具有采样保持功能的开关电容积分器 宋文清
CNKI
PLL WITH LOW SPURS
Microsoft PowerPoint - PLLnoise_jitter02[..] [相容模式]
cwhsu
用于射频SOC芯片的低噪声高电源抑[..]
开关电源控制环路设计
模拟集成电路信号完整性中抖动与振铃[..]
Quantus Techgen Reference Manual
开关电源设计 第3版
(美)普利斯曼,比利斯,莫瑞著