TheDesigner’sGuid[..]
未知
高效率 PWM 控制电流型 DC-DC
Lenovo User
Enhanced phase noise modeling of fractional-N frequency synthesizers
H. Arora;N. Klemmer;J.C. Morizio;P.D. Wolf
一种应用于LDO的可编程电流限电路设计
概率论基础教程 原书第9版
（美）罗斯著
数字信号处理及其matlab实现
Lee
Avalon® Interface Specifications
Intel Corporation
SAR ADC-MIT
微带电路——清华
CMOS Schmitt trigger design - Circuits and Systems I: Fundamental ...
IEEE
ISSCC2021-SC1-Int[..] to PLLs Phase Noise, Modeling, and Key ...
A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier - Solid-State Circuits, ...
低功耗逐次逼近寄存器模数转换器综述 丁召明 (1)
CNKI
Static Timing Analysis final
无输出电容的瞬态增强NMOS LDO
电路分析
电子电路的计算机辅助分析与设计方法.汪蕙
Cadence SKILL Lan guage Reference
Inc. Cadence Design Sys tems
Noise and Spur Comparison of Delta-Sigma Modulators in Fractional-N ...
Bo Zhou & Yao Li & Fuyuan Zhao