基于延迟锁相环的时钟发生器设计
未知
拉扎维 数据转换器设计 原版
CN106656160A-上海集成[..]
TI-CICC2006-A Sub-i V Low-Noise Bandgap Voltage Reference
12bit pipeline ADC design
VerilogA系统设计与仿真（可[..]
CMOS带隙基准源研究
zwtang
Keliu Shu-2005 CMOS PLL Synthesizers Analysis and Design
SPI Block Guide V4
Freescale Semiconductor, Inc.
光通信集成电路设计第2版中文——拉扎维
Session 4
二级运放建立时间与相位裕度的分析与优化
通信原理公式手册
艇长
Continuous-Time Delta-Sigma Modulators for High-Speed AD Conversion ...
4<8=8AB@0B>@
MIPI Alliance Specification for I3C Basic, Version 1.0
MIPI Alliance & Inc.
数字调制解调技术的MATLAB与F[..] Altera Verilog版 杜勇编著
基于嵌入式密勒补偿技术的LDO放大器设计
Katsuhiko Ogata
dynstab2/ThePirateBay
AXI Interconnect v2.1 LogiCORE IP Product Guide (PG059)
Xilinx, Inc.
Xilinx PG153 LogiCORE IP AXI Quad Serial Peripheral Interface ...