PLL Perfomance, Simulation, and Design
Dean Banerjee
Modeling Jitter in PLL-based Frequency Synthesizers
Ken Kundert
GmID Methodology
Administrator
CMOS电路芯片ESD保护电路设计[..] 赵近
未知
《ModelSim电子系统分析及仿真》
CN105824349A-上海巨微[..] bandgap
一种10 ppm oC低压CMOS带隙电压基准源设计 朱樟明
CNKI
天线理论与设计 第2版
W.L) 斯塔兹曼(Stutzman (作者) & 蒂尔 (Thiele.G.A) (作者) & 朱守正 (译者)
半导体器件物理(第3版)-中文版-[..]
Intel® Quartus® Prime Standard Edition User Guide Platform Designer
Intel Corporation
Optimum Feedback Amplifier Design For Control Systems
Timothy E. Biesecker
PLL WITH LOW SPURS
概率论与数理统计 (同济大学数学系) (Z-Library)
深入理解LINUX虚拟内存管理
（爱尔兰）MEL GORMAN著
High Efficiency RF and Microwave Solid State Power Amplifiers
Paolo Colantonio, Franco Giannini & Ernesto Limiti
ISSCC2021-T6-Basics of DAC-based Wireline Transmitters
数字集成电路电路、系统与设计(第2[..] 拉贝艾(Jan M.Rabaey)、 Anantha Chandrakasan
【汉化】Static Timing Analysis for Nanometer DesignsA Practical ...
A 470-nA Quiescent Current and 92.7%/94.7[..] Efficiency ...