A 3.3-V 12-b 50-MS/s A/D converter in 0.6-/spl mu/m CMOS with ...
IEEE
jssc.2005.Replica Compensated Linear Regulators for PLLs
未知
模拟CMOS集成电路设计第一版
CMOS模拟集成电路设计
（美）艾伦，（美）霍尔伯格著
Fundamentals of High Frequency CMOS Analog Integrated Circuits, ...
适宜于系统集成的高速高精度模数转换[..]
CMOS Circuit Design, Layout, and Simulation, 3rd Edition (IEEE ...
R. Jacob Baker
A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching ...
Chun-Cheng Liu;Soon-Jyh Chang;Guan-Ying Huang;Ying-Zu Lin
ISSCC2021-T3-Silicon Photonics – from Basics to ASICs
Power systems-on-chip practical aspects of design (Allard, Bruno) ...
4<8=8AB@0B>@
AXI Interconnect v2.1 LogiCORE IP Product Guide (PG059)
Xilinx, Inc.
高精度sigma-delta ADC设计研究与实现
基于延迟锁相环的时钟发生器设计
EDA与IC设计 CMOS集成电路后端设计与实战
刘峰编著
模拟集成电路分析与设计（第二版）
NONE
TOM
lnaDesign2
深入理解linux虚拟内存管理（英文）
锁相环(PLL)电路设计与应用
(日)远坂俊昭 著 何希才译