Digital Design Netlisting and Simulation SKILL Refer ence
Inc. Cadence Design Sys tems
A generic solution to polygon clipping
Bala R. Vatti
一种自参考结构的高速高精度片上时钟[..]
未知
带使能端及保护电路的LDO设计
NoiseDesign.dvi
数字集成电路电路、系统与设计(第2[..] 拉贝艾(Jan M.Rabaey)、 Anantha Chandrakasan
一种10 ppm oC低压CMOS带隙电压基准源设计 朱樟明
CNKI
A compact power-efficient 3 V CMOS rail-to-rail input/output ...
IEEE
eetop.cn TN07CLDR001 1 3
VerilogA系统设计与仿真（可[..]
TheDesigner’sGuid[..]
一种快速瞬态响应LDO的设计与实现
TOM
ISSCC2021 Session 28
js.2010.PFD biased with shunt regulator
CMOS Analog Circuit Design (1)
Wiener-Khinchin theorem
Session 10
高速串行接口时钟数据恢复电路设计研究
JESD204 v7.2 LogiCORE IP Product Guide (PG066)
Xilinx, Inc.