CMOS模拟集成电路
王永生
A compact power-efficient 3 V CMOS rail-to-rail input/output ...
IEEE
实验 带运放的带隙基准设计
USER
NumericalAnalysis[..]
未知
LDO过流与温度保护电路的分析与设计
2017 Book OperationalAmplif[..]
一种自参考结构的高速高精度片上时钟[..]
The Problem of PLL Power Consumption
Behzad Razavi
(Analog Circuits and Signal Processing) Danica Stefanovic, Maher ...
Structu
未命名图书
mssc.2015.Razavi-The StrongARM Latch
Session 5
lnaDesign4
Raed Abd-Alhameed
High Performance SAR-based ADC Design in Deep Sub-micron CMOS
lei sun
天线理论与设计 第2版
W.L) 斯塔兹曼(Stutzman (作者) & 蒂尔 (Thiele.G.A) (作者) & 朱守正 (译者)
A Low-Jitter and Low-Reference-Spur Ring-VCO-Based Switched-Loop ...
Yongsun Lee & Taeho Seong & Seyeon Yoo & Jaehyouk Choi
PLL频率合成器的杂散性能分析
高性能流水线模数转换器及其数字校准[..] 贾华宇
Embedded Peripherals IP User Guide
Intel Corporation