ISSCC2021-T11-Ult[..] Power Wireless Receiver Design
未知
A 1 GHz CMOS RF Front-End IC for a Direct-Conversion Wireless ...
IEEE
14990665645773625[..]
PLL频率合成器的杂散性能分析
Relationship between frequency response and settling time of ...
B.Y.T. Kamath, R.G. Meyer & P.R. Gray
Synthesis of Arithmetic Circuits : FPGA, ASIC, and Embedded ...
Deschamps & Jean-Pierre. & Bioul & Gery Jean Antoine. & Sutter & Gustavo D.
一种高性能无片外电容型LDO设计
实验 带运放的带隙基准设计
USER
集成电路设计中的电源管理技术
Founder Electronics Ltd
一种适用于微传感器读出电路的低噪声[..]
计算PSRR的新方法
雨林木风
基于全反馈的高稳定性LDO线性稳压器
Microsoft PowerPoint - 第十一章 带隙基准 [兼容模式]
HarmonicBalance
A Basic Introduction to the gm ID-Based Design
概率论与数理统计 (同济大学数学系) (Z-Library)
架构艺术
高精度带隙基准电压源的研究与设计
iData
CMOS DLL-based 2-V 3.2-ps jitter 1-GHz clock synthesizer and ...
D.J. Foley;M.P. Flynn