Sampled Systems and the Effects of Clock Phase Noise and Jitter ...
Analog Devices, Inc.
3P-EBK: CALCULUS EARLY TRANSCENDENTALS
未知
一种高精密CMOS带隙基准源 王彦
有限元方法(第五版)第一卷 基本原理
(英)O.C.Zienkiewicz (美)R.L.Taylor著
模拟集成电路分析与设计(第二版)
基于CMOS工艺的ESD器件及全芯[..]
PLJIE
COMS集成锁相环电路设计 张刚
A 10b 100MS/s 1.13mW SAR ADC with binary-scaled error compensation
Chun-Cheng Liu & Soon-Jyh Chang & Guan-Ying Huang & Ying-Zu Lin & Chung-Ming Huang & Chih-Hao Huang & Linkai Bu & Chih-Chung Tsai
Session 4: Processors
Computational Electromagnetics with MATLAB®, Fourth Edition
Matthew N.O. Sadiku
Microsoft PowerPoint - PLL_UT_tutorial_A[..]
enjoy
Operation and Modeling of the MOS Transistor By Tsividis
Operational Transconductance Amplifiers “OTAs”
Bernhard Boser
Virtuoso Multi-Mode Simulation with Spectre Platform
带隙基准电路的研究
<CCC6B3A4CEC4>
普林斯顿微积分读本(修订版)
Adrian Banner
多采样率系统:采样率转换和数字滤波器组
模拟CMOS电路设计折中与优化
模拟集成电路设计与仿真-何乐年
Edward
FPGA 全芯片 ESD 防护设计和优化
USER
CN104601160B-灿芯半导[..]
ESD Design and Synthesis (1)
Abraham uta GPIO ESD
Administrator
CMOS电路芯片ESD保护电路设计[..] 赵近
A mixed-mode esd protection circuit simulation-design methodology ...
Virtuoso Editing 的使用简介
Richey
eetop.cn Matching
芯片I/O缓冲及ESD电路设计
德州仪器高性能模拟器件高效应用指南[..] 大学计划
Texas Instruments, Incorporated [ZHCP055,*]
功率谱密度计算
yzx
Dynamic Response of Linear Systems Impact of Pole & Zero Locations
PoleZero.dvi
相位噪声、通行链路预算
LDO设计-tangzhangwen
Zhangwen Tang
OPAMP设计-tangzhangwen
全差分运算放大器设计-tangzh[..]
chwtang
参考书 芯片接口库IO LIBRARY和ESD电路的研发设计应用 (OCR) 王国立
The Delta-Sigma Modulator [A Circuit for All Seasons]
Behzad Razavi
Scaling <formula formulatype="inli[..] Notation="TeX">$L[..] ...
Shih-An Yu & Peter R. Kinget
A 0.92mW 10-bit 50-MS/s SAR ADC in 0.13μm CMOS process
Chun-Cheng Liu & Soon-Jyh Chang & Guan-Ying Huang & Yin-Zu Lin
Sigma-Delta Converters Practical Design Guide, 2nd Edition
一种基于广义时间和传递常数的快速分析法 郑立博
CNKI
A 470-nA Quiescent Current and 92.7%/94.7[..] Efficiency ...
A 240-nA Quiescent Current, 95.8% Efficiency AOT-Controlled ...
Wenbin Huang & Lianxi Liu & Xufeng Liao & Chengzhi Xu & Yonyuan Li
A compact power-efficient 3 V CMOS rail-to-rail input/output ...
IEEE
Distributed MOS varactor biasing for VCO gain equalization in ...
J. Mira & T. Divel & S. Ramet & J.-B. Begueret & Y. Deval
Power systems-on-chip practical aspects of design (Allard, Bruno) ...
4<8=8AB@0B>@
运算放大器 理论与设计 9影印版 (荷)惠意欣著
低电压、低功耗助听器电路系统芯片研究
GPS接收机内带镜像抑制的中频滤波器设计
用于OFDM+UWB系统中的中频滤[..]
射频接收机中模拟信道滤波器设计
射频系统内低中频滤波器的设计和研究
射频集成电路中模拟基带滤波器的设计和实现 石欢
高频高速电子系统中的信号完整性研究
A 2.488–11.2 Gb/s multi-protocol SerDes in 40nm low-leakage ...
Socrates D. Vamvakos & Claude R. Gauthier & Chethan Rao & Karthisha Ramoshan Canagasaby & Prashant Choudhary & Sanjay Dabral & Shaishav Desai & Mahmudul Hassan & K.C. Hsieh & Bendik Kleveland & Gurupada Mandal & Richard Rouse & Ritesh Saraf & Alvin Wang & Jason Yeung & Khaldoon Abugharbieh & Ying Cao
A 0.46ps RJ<inf>rms</inf> 5GHz wideband LC PLL for multi-protocol ...
Chethan Rao & Alvin Wang & Shaishav Desai
高速数字电路设计中信号完整性分析与研究
带ESD保护结构的IO单元库的设计
Analysis and Design of ESD Protection for Robust Low-Power Pierce ...
Kim B. Ostman & Erlend Strandvik & Phil Corbishley & Tor Oyvind Vedal & Mika Salmi
分类号 密级
NONE
TOM
低压低功耗Sigma Delta调制器综述 吕立山
低功耗逐次逼近寄存器模数转换器综述 丁召明 (1)
24位96KSPSΣ-Δ调制器的设计
CBJ
一种基于内部迟滞比较器的新型RC振荡器
低功耗的高速高精度运放设计
华侨大学模拟IC实验8 无缓冲两级运放设计
Design of class AB output stages using the structural methodology
V. Ivanov & I. Filanovsky
Low-noise monolithic amplifier design: Bipolar versus CMOS
斩波放大器输出纹波抑制方法综述 张三锋
运放仿真方法整理
Microsoft Word - Telescopic.doc
开关电容电路 从入门到精通
基准源、噪声、开关电容及Monte Carlo仿真
高PSRR无电容型线性稳压器的研究与设计
LU HUNG